특2001-0078229

2001년08월20일

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(11) 공개번호 Int. CI. (51)(43) 공개일자 GO2F 1/136

GUZF 1/136	
(21) 출원번호	10-2001-0004782
(22) 출원일자	2001년02월01일
(30) 우선권주장	2000-024540 2000년02월01일 일본(JP)
(71) 출원인	가부시키가이샤 한도오따이 에네루기 켄큐쇼 - 야마자끼 순페이
	일본국 가나가와켄 아쓰기시 하세 398
(72) 발명자	아마자키순페이
	일본국가나가와켄이쓰기시하세398반치가부시키가이샤한도오따이에네루기켄큐 쇼내
(74) 대리인	황의만
십시청구 : 없음	

(54) 반도체 장치 및 반도체 장치의 제작방법

#### 요약

플라스틱자지체(플라스틱막 및 플라스틱기판을 포함)를 사용하여 높은 성능의 전기장치를 제작하기 위한 기술이 제공된다. 본 발명은 발광장치를 위해 필요한 소자가 분리층 및 하층막사이에 위치하는 플라스틱보 다 좋은 내열성을 가진 기판 위에 형성된 후에, 실내온도에서 소자 및 하층막이 처리에 의해 좋은 내열성 을 가진 기판으로부터 칼라필터를 가진 플라스틱지지체 위로 이동하는 것을 톡징으로 한다. 칼라필터는 접 착층을 사용하여 소자의 하층막에 부착된다.

CHHS

도1

명세서

# 도면의 간단한 설명

- 도 1은 본 발명에 의한 EL표시장치를 나타낸 도면:
- 도 2는 각 화소의 발광방향을 나타내는 도면:
- 도 3은 본 발명에 의한 EL표시장치의 평면도:
- 도 4는 실시에 1에서 타표시장치의 제작처리를 나타낸 도면;
- 도 5는 실시에 1에서 EL표시장치의 제작처리를 나타낸 도면:
- 도 6은 실시에 1에서 EL표시장치의 제작처리를 나타낸 도면;
- 도 7은 실시에 1에서 EL표시장치의 제작처리를 나타낸 도면;
- 도 8은 실시에 2에서 EL표시장치의 제작처리를 나타낸 도면;
- 도 9는 실시에 2에서 EL표시장치의 제작처리를 나타낸 도면;
- 도 10은 본 발명에 의한 티표시장치의 단자영역을 나타낸 도면;
- 도 11은 본 발명에 의한 타표시장치의 외형을 나타낸 도면:
- 도 12는 맥티보 매트릭스 맥정표시장치의 단면에서의 구조도:
- 도 13은 액점표시장치의 화소영역의 단면에서의 구조도:
- 도 14는 칼라필터 화소배치의 예를 나타낸 도면;
- 도 15는 칼라필터 화소배치의 다른 예를 나타낸 도면;
- 도 16은 본 발명에 의한 표시장치의 제작처리를 나타낸 도면;
- 도 17은 본 발명에 의한 표시장치의 제작처리를 나타낸 도면:
- 도 18은 본 발명에 의한 표시장치의 제작처리를 나타낸 도면:

- 도 19는 본 발명에 의한 액티브 매트릭스형 액정표시장치의 외형을 나타낸 도면:
- 도 20은 단결정이 이닌 실리콘막에 관한 흡수율을 나타낸 도면:
- 도 21은 전자장치의 예쁠 나타낸 도면:
- 도 22는 전자장치의 다른 예쁠 나타낸 도면.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술분이 및 그 분야의 종래기술

본 발명은 발광물질이 전국사이에 위치하는 소자(이하 발광소자로 지칭)를 가진 정치(이하 발광장치로 지칭) 또는 액정이 전국사이에 위치하는 소자(이하 액정소자로 지칭)풀 가진 정치(이하 액정표시장치 또는 액정모듈로 지칭)를 포함한 빈도체 장치, 및 이런 정치의 제작방법에 관한 것이다. 예를 들어, 본 발명은액정표시장치 및 발광장치에 의해 대표되는 전기장치, 및 이런 전기장치(전자장치)가 부품으로서 장착되는 전기장비(전자장비)에 관한 것이다.

여기서 사용되는 대로, '반도체 장치'는 전기장치, 반도체회로, 및 전자정비를 포함하는 반도체의 특성을 이용하여 작용한 수 있는 여러 장치를 지칭한다는 것을 주목하자.

현재, 절인표면을 가진 기판 위에 형성된 반도체박막(수 내지 수백nm의 두께를 가진)욻 이용한 박막트랜지 스터(이하 TFT로 지청)를 형성하기 위한 거술에 관심이 집중되고 있다. 박막트랜지스터는 IC등의 전지장치 및 전기장치에 넓게 작용된다. 특히, 액정표시장치 및 발광장치에서 스위치소자로서 박막트랜지스터가 실 제로 사용되기 위해 활발하게 개발되고 있다.

또한, 유연한 윤라스틱막 위에 발광소자 또는 TFT를 형성하기 위한 최근의 경량(輕麗)회 장치의 추세로 무 기를 줄이려고 한다. 하지만, 현재상태는 유리기판 위에 형성된 TFT와 비교해서 만족스런 TFT가 아직 제작 되지 않고 있다. 전계발광형 물질(이하 타물질로 지칭)을 이용한 발광소자(이하 타소자로 지칭)를 사용한 발광장치(또한 발광디이오드 또는 전계발광(EL)장치로 불리며, 이하 타표시장치 또는 타모듈로서 지칭)의 개발이 진행중이다. 타표시장치는 타물질이 양극 및 음극사이에 위치하는 타소자를 포함하는 구조로 된다. 양국 및 음극사이에 전압을 가하여, 전휴가 타물질에 흐르게 되고, 캐리이가 재결합하며 발광하게 된다. 이 방식에서, 발광소지는 지체적으로 타표시장치에서 발광하는 성질을 가지고 있기 때문에, 액정표시장치에서 사용되는 백라이트(backlight)가 필요가 없다. 덧붙여서, 타표시장치는 넓은 시야각을 가지고, 경령이며 낮은 전력소모를 가진다.

칼라를 표시할 수 있는 EL표시장치를 제작하기 위해서, 적색, 녹색, 및 청색을 발광하는 EL소자가 행렬로 배치되는 방법, 및 백색발광의 EL소자가 칼라필터와 함께 사용되는 방법이 있다.

적색, 녹색, 및 청색을 발광하는 EL소자가 사용되는 EL표시장치에서, 각각의 길라로 발광하는 EL소자를 형 성히기 위해 다른 EL물질이 사용되기 때문에, 따라서 소자특성이 다르며, 균일한 표시를 얻기가 어렵다.

백색발광의 EL소자가 칼리필터와 함께 사용되는 칼리EL표시장치에서, R(적색), G(녹색), B(청색)컬리필티가 화소에 해당하는 위치에서 형성되고 따라서 각 화소로부터 발광하는 광의 색을 바꾼다. 화소에 해당하는 위치는 회소전국이 배치되는 위치를 의미한다는 것을 주목하자. 칼리필터는 R(적색), G(녹색), B(청색)킬리 충을 기지에, 차광마스크가 회소 사이의 틈을 제외하고 제공된다. 광전도성 칼라필터를 제작하여, 정색, 농색의 광이 발광한다. 컬라필터의 차광마스크는 일반적으로 금속막 또는 검은색 안료를 함유한 유기막을 모함한다.

액정표사장치에서, 비정질 실리콘 또는 폴리실리콘의 반도체를 사용한 TFT가 행렬로 배치된다. 액정물질은 각 TFT에 연결된 화소전국, 소스선, 및 게이트선이 항성된 소자기판, 및 대향전극을 가지고 소자기판과 마 주보도록 위치하는 대향기판사이에 위치한다. 칼라표시용 칼라필터는 대향기판 위에 항성된다. 원리적으로, 이런 액정표사장치는 위의 기술된 대로 칼라필터를 사용한 타표시장치의 방식과 비슷하다. 또한, 판광 판이 칼리영상을 표시하기 위한 광 서터로서 각각의 소자기판 및 대향기판에 위치한다.

또한, 차광마스크로서 금속막을 사용한 액정장치는 금속막 및 다룬 배선사이에 형성된 기생용량에 의해 신호지언이 발생하기 쉬운 문제점을 가진다. 다른 배선으로부터 차광마스크를 절언하기 위해 유가막을 이용한 액정장치는 제작처리단계의 수가 증가하는 문제점을 가진다.

발명이 이루고자 하는 기술적 과제

본 발명의 목적은 물리스틱 자자체(클라스틱막 및 플라스틱기판을 포함)를 사용한 고성능 전기장치를 제작하기 위한 가술을 제공하는 것이다.

발명의 구성 및 작용

본 발명은 필요한 소지가 풀라스틱에 비해 열에 건고한 기판(유리기판, 석영기판, 실리콘기판, 금속기판, 또는 세라막기판)위에 형성된 후에, 실온에서 소자가 처리에 의해 플라스틱 자지체에 어동하는 것을 목정 으로 하다.

맥타보 매트릭스 전기장치의 경우에, 위의 필요한 소자라는 것은 화소. MIM소자, 및 발광소자의 스위치소 자로서 사용되는 반도체소자(전형적으로 TFT)를 지칭한다는 것을 주목하자.

지지체로서, PES(polyethylene sulfite). PC(polycarbonate). PET(polyethylene terephthalate). 또는 PEN(polyethylene naphthalate)이 사용될 수도 있다.

본 발명의 한 면에 의해, 기판 위에 접착충, 접착충 위에 절언막, 및 절언막 위에 발광소자를 포함한 빈도 체 장치는 발광소자의 발광이 기민을 통해 발광한다는 점을 촉장으로 한다.

반도제 장치에서, 기판은 유기물질을 포함한 풍라스틱기판이다. 또한, 반도체 장치는 절연막 위에 구동회 로클 포함하고, 발광소지 및 구동회로는 IFT를 포함한다.

또한, 반도체 상치에서, 컬라필터는 기판 위에서 밝광소자가 배치된 위치에 제공된다. 여기서 컬라필터는 패터닝(patterning)된 하나의 칼라종(단색(單色))을 지칭한다는 것을 주목하자. 또한, 반도체 장치는 절연 막이 킬라필터를 덮고 평탄한 것을 특징으로 한다. 또한, 반도체 장치는 적색갈라필터가 적어도 TFT의 채 널형성영역이 배치된 위치에 제공되는 것을 특징으로 한다.

또한, 반도체 장치에서, 고정기판이 기판과 마주보도록 발광소자 위에 제공된다.

본 발명의 다른 면에 의해, 유기물질을 포함하고 제공된 TFT를 가진 제 1기판, 제 2기판, 및 제 1기판 및 제 2기판사이에 합유된 액정물질을 가진 반도체 장치는 칼라필터가 제 1기판 및 TFT사이에 제공되는 것을 특징으로 한다.

반도체 장치에서, 유기뭃질을 포함한 제 1기판은 플러스틱기판이다. 또한, 반도체 장치는 칼라핊터를 덮고 평탄한 절연막용 또한 포함하는 것을 특징으로 한다. 또한, 반도체 장치는 칼라필터가 적어도 TFT의 채널 형성영역이 배치된 위치에 제공되는 것을 특징으로 한다. 또한, 반도체 장치는 칼라필터와 함께 블랙미스 크를 또한 포함하는 것을 특징으로 한다.

본 밟명의 역시 다른 면에 의해, 제 1기판 위에 분리충용 형성하는 단계, 분리충위에 절연막용 형성하는 단계, 절연박위에 발광소자를 형성하는 단계, 제 1접착충을 사용하여 발광소지 위에 고정기판을 접착하는 단계, 제 1기판을 분리하기 위해 분리충을 팔로겐 불회물이 함유된 가스에 노출하여 제거하는 단계, 및 제 2기판용 제 2점착충을 사용하여 절연박에 접착하는 단계를 포함하는 반도체 장치의 제작방법은 제 2기판이 과본대단체 2점단 역용 발표 2점 기관이 기계를 포함하는 반도체 장치의 제작방법은 제 2기판이 칼리밀터를 가지는 것을 특징으로 한다

반도체 정치의 제작방법은 제 2기판이 풀라스틱 기판이라는 것을 특징으로 한다. 또한, 반도체장치의 제작 방법은 분리층이 실리콘을 함유한 막인 것을 특징으로 한다.

또한, 반도체장치의 제작방법은 칼리필터가 제 2기판의 축에서 보여지는 대로 액티브 총과 함께 배치되는 것을 북장으로 한다. 또한, 반도체장치의 제작방법은 액티브 총과 함께 배치된 칼리핀터가 작색갈리필터라 는 것을 북장으로 한다.

본 발명의 또 다른 면에 의해, 제 1기판 위에 분리충을 형성하는 단계, 분리충위에 절연막을 형성하는 단계, 실연막 위에 액티브충, 게이트절면막, 및 게이트전국을 형성하는 단계, 게이트전국을 덮기 위해 세 1 중간절연막을 형성하는 단계, 제 1중간절연막 위에 배선 및 최소전국을 형성하는 단계, 대향전국이 제공된 고정기반을 입봉제를 사용하여 제 1기판에 접착하는 단계, 화소전국 및 대향전국사이에 액정을 주입하는 단계, 제 1기판을 분리하기 위해 분리충을 할로겐 범회물이 합유된 가스에 노출하여 제거하는 단계, 및 제 2기판을 접착충을 사용하여 절연막에 접작하는 단계를 포함하는 반도체 장치의 제작방법은 제 2기판이 칼리팔티콜 가지는 것을 특징으로 한다.

또한, 반도체장치의 제작방법은 칼라필터가 채 2기판의 축에서 보여지는 대로 액디브 충과 함께 배치되는 것을 복장으로 한다. 또한, 반도체장치의 제작방법은 액티브 총과 함께 배치된 칼라필터가 적색칼라필터라 는 것을 북장으로 한다.

반도체 장치의 제작방법은 제 2기판이 풀리스틱 기판이라는 것을 북장으로 한다. 또한, 반도체 장치의 제 직방법은 고정기판이 투광성 기판이라는 것을 특징으로 한다.

또한, 반도체 장치의 제작방법은 분리층이 실리콘을 함유한 막인 것을 특징으로 한다.

제 1기판을 제거하기 위한 분리총 제거의 단계는 통상적인 방법, 예를 들어 실리콘이 분리총으로서 사용될 수도 있는 경우에는 분리가 레이저 광선의 조사(照射)에 의해 이루이 잘 수도 있다.

도 1은 본 발명에 의한 티표사장치를 나타낸다.

고 나는 는 분야에 되는 대표시장시를 나타했다.
하충막(12)은 제 2접착충(58)을 사용하여 풀라스틱기판(제 2기판)(11)에 접착된다. 화소부를 형성하기 위한 스위치용 TFT(201) 및 전휴제여용 TFT(202), 및 구동회로를 형성하는 p체널형IFT(205) 및 n체널형IFT(204)는 하충막(12)위에 제공된다. 각각의 TFT는 TFT의 맥타보충(채널형성영역(17a, 17b, 29, 38. 및 42), 소스영역(13, 26, 35, 및 40), 드레인영역(14, 27, 36. 및 41), 및 LD0영역(15a, 15b, 15c, 15d, 및 37)을 포함), 맥타보충을 덮는 게이트 잘연막(18), 게이트 절연막을 통해 채널형성영역과 함께 배치된 게이트전국(19a, 19b, 30, 39, 및 43), 게이트전국을 덮는 제 1중간절연막(20), 제 1중간절연막(20)위의 소스배선(21, 31, 44. 및 45) 및 드레인배선(22, 32. 및 46)을 포함하고 액타보충. 소스배선 및 드레인배선 윤 단는 제 1패시베이션막(47)을 덮는 제 2중간절연막(48)에 대도달한다. 전류제어 용단T(202)에서, 화소전국(양국)(49)은 제 2중간절연막(48)에 위치하고 드레인배선(32)에 도달하며, 단층(51)은 화소전국(49)에 위치하고, 음국(52)은 단충위에 있으며, 보호전국(53)은 음국(52)위에 위치한다. (51)은 화소전국(49)에 위치하고, 음극(52)은 EL총위에 있으며, 보호전극(53)은 음극(52)위에 위치한다.

또한, 재 1집착충(55)은 보호전국(53)을 덮기 위한 제 2패샤베이션막(54)을 위해 고정기판(56)에 제공된다. 고정기판(56)은 소자가 기판에서 분리될 때 소자를 고정시키기 위한 것이고, 유리기판, 석영기 판. 세리막기판, 실리콘기판, 또는 플라스틱기판이 될 수도 있다.

도 1에 나타낸 티표시장치의 발광방향은 도 1의 화살표에 의해 나타낸 방향이다. 발광은 칼라필터(57) 및 제 2기판(11)을 통해 발광된다.

본 발명의 목성중의 하나는 칼라필터(57)가 제 2기판(11)의 접착면에 제공된다는 것이다. 또한, 도 3에 나타낸 대로, 본 발명의 다른 특성은 칼라필터(57)가 제 2기판(11)위에서 구동회로영역(개이트선축 구동회로(303) 및 소스선족 구동회로(304)) 및 최소부(302)의 IFT소자를 위한 차광막(郷光幕)으로 베치된다는 것이다. 또한, 도 2는 각각 화소부(8)(301), 화소부(6)(302), 및 화소부(8)(303)에 해당하는 칼라필터(304 내지 308)의 예쁠 나타낸다. 북하, 칼라필터가 차광막으로 사용되는 경우에 적색칼라필터는 필터를 황과하는 광의 파성이 짧고 단결정이 아닌 실라콘막에 거의 영향이 없기 때문에 효과적이다. 참고적으로, 도 20은 두께 55mm의 단결정이 아닌 실리콘막의 흡수율 및 조사되는 광의 파장시의의 관계를 나타낸다.

본 발명에 의해, 광에 의한 기능감소로부터 장치를 보호하기 위해, 칼라필터(R)는 TFT의 게이트전국아래. 즉 채널힘성영역의 아래에 형성된다.

또한, 킬라필터의 배치에 관해서, 가정 간단한 배열, 경사진 모자이크배열,삼각형 모자이크배열, HGBG의 네 개의 화소배열, RGBW의 네 개의 화소배열 등을 경시진 형태로 사용할 수도 있다.

보호정인막은 팔라스틱기판 위에서 퀄라필티를 보호하기 위해 형성될 수도 있다는 것을 주목하자. 보호절 연막은 칼라필터에 포함된 불순물에 의한 오염을 방지하는 중요한 역할을 한다. 보호절연막을 형성하여. 기능감소를 일으키기 쉬운 칼라핀터는 보호될 수 있다. 덧붙여서, 내열성(育熱性)이 향상된다. 또한, 칼라 필터를 덮는 평탄화용 절연막이 형성될 수도 있다. 덧붙여서, 경은색 매트릭스기 칼라필터와 함께 형성될 소문이다.

본 발명에 의해. 빈도체 정치를 제작하는 방법은 TFT소지가 실리콘막(실리콘 게르미늄막을 포함)을 포함한 분리충(100 내지 500m의 두께)위에 형성되고, 최종처리에서 분리충이 할론겐 문화물이 함유된 기스를 시 용하여 제기된다는 것을 특징으로 한다. 결과적으로, 각 소자는 가판으로부터 분리되고, 이후에 퓰라스틱 자자체에 소자를 부착할 수 있다. 할로겐 통화물을 이용한 실리콘막의 예정이 실본에서 쉽게 처리되기 때 문에, 낮은 내일성을 가진 발광소자가 형성된 후에도 예정이 아무런 문제없이 이루어질 수 있다.

할로겐 불화물은 XFn(X는 불소와는 다른 할로겐이고 n은 정수이다)로서 대표되는 물질이고, 불화염소(CIF), 삼불하염소(CIF<sub>3</sub>), 불화보품(BrF), 삼불하보롬(BrF<sub>3</sub>), 불화요요도(IF), 및 삼불화요요도(IF<sub>3</sub>)를 포함한다. 실리콘막은 결정질 실리콘막 또는 비정질 실리콘막이 될 수도 있다. 실리콘막 및 실리콘 산화막시이에서 할로겐 불화물의 선택비율이 크기 때문에, 실리콘막은 선택적으로 예칭이 될 수 있다.

비록 위에 기술한대로 실리콘막을 할로겐 불화물에 노출하여 간단하게 예칭이 될 수 있지만, 만약 불화물이 불리즈마상태에 있다면 다른 불화물(키본 테트라플로리이드(CF4) 또는 삼불화질소)이 본 발명에서 역시 사용될 수도 있다는 것을 주목하지.

또한, TFT소자는 물리적 작용(빛, 열등), 화학적 작용(화학약품의 반용 등), 또는 기계적 작용(인장력, 진 동 등), 또는 TFT소지 위에서 이런 작용의 조합의 한가지작용에 의해 기판으로부터 분리될 수도 있다.

이것은 퓰라스탁기판 위에 만족스런 특성을 가진 TFT를 제공하고, 무게가 더욱 가비운 EL표시상치를 만듦 수 있게 한다. 또한, 조합이 쉬워진다.

#### (실시형태 2)

도 12는 보 발명에 의한 액정표시장치를 나타낸다.

할리필터(1106)는 제 2기판(폴리스틱기판)(1108)에 제공된다. 칼리필터(1106)는 제 1접착충(1107)을 시용하여 TFT소자의 하층익에 접착된다. 적색, 청색, 및 녹색화소 중에서, 여기서는 적색화소부가 설명된다는 것을 추막하자. 또한, 대항전국(1002) 및 배항막(1003)이 고청기판(1001)에 제공된다. 고정기판은 광투과성 기판이라는 것에 주목하자. TFT소자는 나타내지 않은 밀봉제에 의해 고정기판에 접착된다. 백정(1004)은 회소부의 회소전국 및 대향기판(1002)사이에 위치한다.

도 12에서, 가장 복징적인 점은 기만이 칼라뀔터를 가진 면과 함께 서로 접착된다는 점이다. 또한, 칼라뀔터는 도 14 또는 도 15에 나타낸 대로 배치된다. 이런 방법으로 칼리팔터가 TFT소지용 처광악으로서 구봉 회로부 및 회소부에서 배치되는 경우에, 적색칼라뀔터는 필터를 통과하는 광의 파장이 짧고 단결정이 이년 실리본막에 거의 영향이 없기 때문에 효과적이다. 또한, 칼리뀔터로 형성된 치광막 및 TFT의 반도체막시이 의 기리가 짧기 때문에, 차광이 효과적으로 이루어질 수 있다. 이것은 플라스틱기판 위에 만족스런 복성을 가진 IFT를 제공하고, 무게가 더욱 가벼운 액정표시장치를 만들 수 있게 한다. 또한, 조합이 쉬워진다.

위의 기술된 대로 구조화된 본 발명은 이하의 실시예쁠 참조로 하여 실명한다.

## [실시예 1]

본 발명에 의한 실시에는 도 4 내지 도 7을 참고로 해여 실명한다. 여기서, 제 1기판(500)위에 화소부의 IFI 및 화소부주변에 제공된 구동회로부의 IFI를 동시에 형성하는 방법을 설명한다. 간편함을 위해 CMOS회로가 기본회로로서 구동회로에 관해 설명한다는 것을 주목하자.

도 4A에서, 100 내지 500nm(본 실시예에서는 300nm)의 두께를 가진 비정질 실리콘 막을 포함한 분리층 (501a)이 소자가 형성되는 기판(이하 소자형성기판으로 지칭)(500)위에서 형성된다. 비혹 유리기판이 본 실시예에서 소자형성기판(제 1기판)(500)으로서 사용되지만, 석영기판, 실리콘기판, 금속기판, 또는 세라 막기판이 또한 사용될 수도 있다. 반도체소자 또는 발광소자를 가진 기판을 이런 적용을 통하여 소사형성 기판으로 역시 지칭된다는 것을 주목하자.

분리층(501a)은 낮은 압력의 열CVD, 플라즈마CVD, 스퍼터링, 또는 중착법에 의해 형성된다. 200nm의 실리 콘 산화막을 모함한 성연익(501b)이 분리층(501a)에 형성된다. 절연막(501b)은 낮은 압력의 열CVD, 플라즈마CVD, 스퍼터링, 또는 중착법에 의해 형성될 수도 있다.

그 다음. 두께 50mm의 비정질 실리콘막(502)은 공지된 약형성방법을 사용하여 절연막(501b)위에 형성된다. 막은 비정질 실리콘막에 제한되지 않고, 결정질이 아닌 구조를 포함한 반도체막(마세결정질 반도체막을 포 함)으로 될 수도 있다는 것을 주목하자. 또한, 막은 비정질 실리콘 계르마늄막과 같은 비정질구조를 포함 한 화합물 반도체막이 될 수도 있다.

여기서부터 도 4C에 나타낸 처리까지는 본 발명의 적용에 의해 출원된 일본특허공개공보 평 10-247735호에서 공개된 처리와 같다. 일본특허공개공보 평 10-247735호는 촉매로서 Ni의 원소가 쓰이는 반도체 막의 결정화방법에 대한 기술이 공개된다.

먼저, 개구부(503a 및 503b) 볼 기진 보호막(504)이 형성된다. 이 실시예에서, 150nm의 두께를 가진 실라콘 산화막이 사용된다. 그 다음, 니켈을 형유한 충(505)이 스핀코링방법에 의해 보호막(504)위에 형성된다. 니켈함유충(505)의 형성에 관해서는 위의 특허공개공보를 참고한다.

그 다음, 도 48에 나타낸 대로, 열처리가 비정질 실리콘막(502)을 결정화하기 위해 570°C의 불활성분위기에서 14사간동안 이루어진다. 여기서, 시작점으로서 Ni과 집축하는 영역(506a 및 506b)과 함께, 결정화가 실질적으로 막대 비슷한 결정으로 배열된 결정구조를 가진 중합실리콘막(507)을 형성하기 위해 기판에 평 행하게 처리된다.

다음으로, 도 4C에 나타낸 대로, 15쪽에 속하는 원소(바람직하게, 인)가 머스크로서 보호막(505)과 함께 Ni이 참가된 영역(506a 및 506b)에 참가된다. 이런 방법으로, 인이 고농도로 참가된 영역(508a 및 508b) (이하 인이 참가된 영역으로 지칭)이 형성된다.

그 다음, 도 4C에 나타낸 대로, 열처리는 600°C의 불활성 분위기에서 12시간동안 이루어진다. 이 열처리는 중합실리콘막(507)에 존재하는 Ni이 화살표로 나타낸 대로 인이 참가된 영역(508a 및 508b)에서 최종적으로 거의 모두 포획(捕獲)되도록 이동시킨다. 이것은 인에 의한 금속원소(이 실시예에서는 Ni)의 게터링 (gettering)효과에 의해 일어나는 현상으로 생각된다.

이 처리는 중합실리콘막(509)에 넘는 Ni의 농도를 SIMS(secondary ion mass spectroscopy)로 축정한 값을 적어도  $^{2 \times 10^{17}}$ atoms/cm<sup>2</sup>으로 낮추게 한다. 이런 정도로 낮춰진 Ni은 IFT특성에 불리한 효과를 주지는 않는다. 또한, 이 농도는 현재 SIMS를 사용한 측정한계이기 때문에, 실제농도( $^{2 \times 10^{17}}$ atoms/cm<sup>2</sup> 또는 그 이하)는 더욱 낮아진다.

이런 방법으로, 중합실리콘막(509)은 TFT의 동작에 영향을 주지 않을 정도로 낮은 농도의 촉매를 사용하여 결정화로 얻어진다. 이 후에, 액터브총(510 내지 513)은 페터닝에 의해 오직 중합실리콘막(509)을 사용하여 형성된다. 차후에 패터닝에서 마스크를 맞춤용 마케스(markers)를 중합실리콘막을 사용하여 형성하는 것이 바람직하다는 점을 주목하자(도 40).

그 다음, 실리콘 산화질화물막이 <mark>플라즈마CVD에</mark> 의해 50mm의 두께로 형성된다. 그 다음, 원처리는 열산화 처리를 이루기 위해 950°C의 산화분위기에서 1시간동안 이루어진다. 산화분위기는 산소분위기 또는 활로겐 원소가 참가된 산소분위기가 될 수도 있다는 것을 주목하자.

이 월신화처리에서, 산화는 액티브총 및 실리콘 산화질화뮬막사이의 접촉에서 이루어진다. 15nm의 중합실 리콘막은 산화되고 약 30nm의 실리콘 산화막으로 형성된다. 따라서, 30nm의 실리콘 산화막 및 50nm의 실리 콘 산화질화물막이 적총되고 80nm의 게이트졅연막(514)이 형성된다. 액티브총(510 내지 513)의 두께는 일 산화처리에 의해 30nm로 된다(도 4E).

도 5A에 나타낸 대로, 레지스터 마스크(515a 및 515b)가 형성되고, p힘을 위한 불순물원소(이허 p형 불순불원소로 지칭)가 게이트질연막(514)을 통해 첨가된다. p형 불순물원소로서, 대표직으로 13족에 속하는 원소, 진형적으로 봉소 또는 갈품이 사용될 수 있다. 이 처리(채널점가처리로서 지칭)는 IFT의 문덕진압(threshold voltage)을 제어하기 위한 처리이다.

이 실시에에서, 봉소는 디보란(원권s)을 이온첨가방법으로 참가되고, 잘랑분리가 없이 여기(勵起)된 풀리즈마로 사용된다는 것을 주목하자, 물론, 잘랑분리의 이온주입이 역사 사용될 수도 있다. 이 처리에 의해,  $1 \times 10^{18}$  대지  $1 \times 10^{18}$  atoms/cm (전형적으로  $5 \times 10^{16}$  대지  $5 \times 10^{17}$  atoms/cm)의 농도로 봉소를 함유한 불순물영역(516 및 517)이 항성된다.

그 다음, 도 58에 나타낸 대로, 레지스터 마스크(519a 및 519b)가 형성되고, n형을 위한 불순물원소(이하 n형 불순물원소로 지칭)가 게이트절연막(514)을 통해 참가된다. n형 불순물원소로서, 대표적으로 15족에 속하는 원소, 전형적으로 인 또는 비소가 사용될 수 있다. 이 실시에에서, 인은 질량분리가 없이 여기(數

起)된 포스핀(PHg) 플라즈마출 사용한 퓰라즈마첨가에 의해 약<sup>1×10<sup>18</sup></sup> atoms/cm의 농도로 첨가된다는 것을 주목하자, 물론, 질량분리의 이온주입이 역사 사용될 수도 있다.

점가링문 n형 물순물원소가 이 처리에 의해 형성된 n형 불순물영역(520)에서  $^{2 \times 10^{19}}$  내지  $^{5 \times 10^{19}}$ atoms/or(전현적으로  $^{5 \times 10^{17}}$ 대지  $^{5 \times 10^{18}}$ atoms/or)의 동도가 되도록 조절된다.

그 다음, 도 5C에 나타낸 대로, 침가된 n형 불순물원소 및 p형 불순물원소는 활성화된다. 비혹, 활성화수 단에 관한 제한은 없지만, 게이트걸연막(514)이 제공되기 때문에 전기적으로 기열하는 노(爐)을 사용하는 노 어닐링(anneating)이 바람직하다. 또한, 도 5A에 나타낸 처리가 채널형성영역이 되는 부분에서 액타브 층 및 게이트절연막 사이의 접촉면에 손상을 줄 수도 있기 때문에, 열처리는 기능하면 높은 온도에서 이후 어지는 것이 바람직하다.

이 실시에에서, 내열성의 결정화된 유리기 사용되기 때문에, 활성회처리기 800°C에서 1시간동안 도 어닐링 에 의해 이루어진다. 일산하는 산회분위기에서 이루어질 수도 있거나, 또는 얼처리가 불활성분위기에서 이루어질 수도 있다는 것을 주목하지.

이 처리는 n형 불순물영역(520)의 단부부분. 즉 n형 불순물양역(520) 및 n형 불순물영역(520)주위에 존재

하고 n형 불순물원소가 첨가되지 않은 영역(도 SA에 나타낸 처리로 형성된 p형 불순물영역)사이의 접촉부분(결합부분)를 깨끗하게 한다. 이것은 TFT가 차후에 완성될 때, LDD영역 및 채널형성영역이 매우 민족스런 결합부분으로 형성될 수 있다는 것을 의미한다.

다음으로, 200 내자 400mm의 두께를 가진 전도성 막이 형성되고 게이트전국(521 내지 524)을 병성하기 위해 패터님이 된다. 비혹 게이트전국이 단일층 전도성막으로 형성될 수도 있지만, 상황에 따라 이층, 삼층, 또는 그 이상의 적층막으로 형성되는 것이 바람직하다. 게이트전국용 물질로서, 공지된 물질이 사용될 수 도 이다

더욱 구체적으로, 틴탈(Ta), 티탄(Ti), 탈리브템(Mo), 팅스텐(W), 크홈(Cr), 알루미늄(AI), 구리(Cu), 운 (Ag), 또는 전도성 실리콘(Si)으로부터 선택된 원소를 포함한 막, 이런 물질의 질회물막(대표적으로, 틴탈 질화물익, 텅스텐질화물막, 또는 티틴질화물막), 이런 물질의 합금(대표적으로 Mo-W합금 또는 Mo-Ta합금) 을 포함한 막, 또는 이런 물질의 규회물막(대표적으로 텅스텐규화물막 또는 티탄규화물막)이 사용될 수 있다. 물론, 단일층이 사용될 수도 있고 적층이 사용될 수도 있다.

이 실시예에서, 스퍼터링에 의해 형성될 수도 있는 50mm의 텅스텐질화물막 및 350nm의 텅스텐막을 포함한 적충막이 사용된다. Xe 또는 Ne등의 불활성가스를 스퍼터링가스로서 참가하여, 응력에 의한 막의 벗겨짐음 막을 수 있다.

또한, 여기서 게이트전국(522)은 게이트절연막(514)을 사이에 두고 n형 불순물영역(520)의 일부와 겹치도록 형성된다. 갑친 영역은 차후에 게이트전국과 배치되는 LOD영역이 된다. 게이트전국(523a 및 523b)은 단면도에서 서로 분리된 것으로 보여지지만 실제로는 서로 전기적으로 연결되어 있다는 것을 주목하자.

도 6A에 나타낸 대로, n형 분순물원소(이 실시에에서는 인)는 마스크로서 케이트전국(521 내지 524)과 함께 자가배열방식으로 첨가된다. 첨가되는 양은 n형 불순물영역(520)의 동도와 같은 동도로 인이 형성된 분순물영역(525 내지 532)에 첨가되도록 제어된다. 대욱 구체적으로,  $^{1 \times 10^{18}}$  내지  $^{5 \times 10^{18}}$ atoms/cr(전형적으로  $^{3 \times 10^{17}}$  내지  $^{3 \times 10^{18}}$ atoms/cr(전형적으로  $^{3 \times 10^{17}}$  내지  $^{3 \times 10^{18}}$ atoms/cr)의 동도가 바람직하다.

도 68에 나타낸 대로, 레지스터마스크(533a 내지 539d)가 게이트전국 등을 덮어씌우도록 형성되고. n형 불순물원소(이 실시에에서는 인)가 불순물영역(534 내지 538)을 높은 농도로 형성하도록 참가된다. 여기서, 포스핀(PH $_3$ )을 사용한 이온도핑법이 실행되고, 참가되는 양은 이 영역의 인의 농도가  $^{-1 \times -10^{20}}$  내지  $^{1 \times -10^{21}}$  atoms/cm/)되도록 제어된다.

이런 처리는 n채널TFT의 소스영역 또는 드레인영역을 형성한다. 스위치용 TFT의 경우에, 처리에 의해 도 6A에 나타낸 n형 불순물영역(528 내지 530)의 부분이 남는다. 남겨진 부분은 도 1에 나타낸 스위치용 TFT 의 LDD영역(15a 내지 15d)에 해당한다.

그 다음, 도 6C에 나타낸 대로 레지스터마스크(533a 내지 533d)는 제거되고 레지스터마스크(539)가 새롭게 형성된다. 그 다음, p형 불순물원소(이 실시에에서는 봉소)가 높은 동도의 봉소에 의해 불순물양역(540 내 지 543)을 형성하도쪽 참가된다. 어기서 봉소는 다보란(B<sub>건Ho</sub>)을 사용한 이완 도핑에 의해 봉소의 동도가

 $3 \times 10^{20}$   $_{\rm HTA}$   $3 \times 10^{24}$   $_{\rm aloms/of}$ (대표적으로  $5 \times 10^{20}$   $_{\rm HTA}$   $1 \times 10^{21}$   $_{\rm atoms/of}$ )로 되도록 참가된다.

인이 이미 불순물영역(540 내지 543)에서  $^{1 \times 10^{20}}$  내지 $^{1 \times 10^{21}}$  atoms/om의 농도로 첨기가 되었다면, 여기에 참가되는 봉소의 농도는 인의 농도보다 적어도 세배 또는 세배이상 되어야 한다. 따라서, 먼저 항상된 n형 불순물영역은 완전히 p형 불순물양역으로 전환되고, p형 불순물영역으로 작용한다.

고 다음 도 60에 나타낸 대로 레지스타마스크(539)는 제거되고, 제 1중간절인막(544)이 형성된다. 제 1중 간절인막(544)으로, 실리콘을 포함한 단일충절인막 또는 이런 흥둘의 조합된 적충막이 사용될 수도 있다. 막 두께는 400nm 내지 1.54m가 될 수도 있다. 이 실시예에서, 제 1중간절연막(544)은 석충된 800nm의 실리 콘신회막과 함께 200nm의 실리콘 산화철화불막이 되도록 구조회된다.

이후에, 각각의 동도로 참가된 n형 또는 p형 불순물원소가 활성화된다. 활성화수단으로서, 노 어닐링이 버림작하다. 이 실자에에서 전기적으로 가열로를 사용한 열차리가 550°C에서 4시간동안 질소분위기에서 이루어진다.

또한, 열차리는 300 내지 450°C에서 1 내지 12시간동안 3 내지 100%의 수소뿐 함유한 분위기에서 수소쳠가 처리가 이루어진다. 이 처리는 열적으로 여기된 수소로서 반도체막의 미결합을 해결하기 위한 것이다. 다 로 수소참가수단으로서, 플라즈마수소참가(여기된 풍라즈마수소를 사용)가 역시 이루어질 수도 있다.

수소점기처리는 제 1줌간절연막(544)이 형성되는 동안 이루어질 수도 있다는 것을 주목하지. 즉. 수소점기 처리는 두께 200mm의 실리콘신화질화물막이 형성된 후에 실행될 수도 있고, 그 다음 남겨진 두께 800mm의 실리콘신화막이 형성될 수도 있다.

도 7A에 나타낸 대로, 접촉구멍이 소스배선(545 내지 548) 및 드레인배선(549 내지 551)을 형성하기 위해 I 중간절연막(544)에서 형성된다. 덧붙여서, 분리종을 효과적으로 제거하기 위해 뿐리종(501a)에 당아있는 접촉구멍은 화소에 위치되는 상태로 형성된다. 또한, 도면에는 나타나지 않지만 외부배선에 접속하기위해서 분리총(501a)에 당아있는 접촉구멍은 단자부에 형성되고, 소스배선 또는 드레인배선에 연결용 배선을 형성한다. 또한, 분리총(501a)에 닿아있는 접촉구멍은 제 1중간절연막(544), 게이트절연막(514), 및 하층막(501b)을 부분적으로 예정하여 형성된다. 이 실시에에서, 전국은 100mm의 Ti막, Ti물 함유한 300mm의 일후비늄막, 및 150mm의 Ti막이 스퍼터링방법에 의해 인속적으로 형성되는 상총구조를 가진 적종된 막이라는 것을 주목하자, 물론, 다른 전도성막이 역시 사용될 수도 있다.

⊃ 다음, 두께 50 내지 500nm(진형적으로 200 내지 300nm)의 제 1패시베이션막(552)이 형성된다. 이 실시 예에서, 300nm의 실리콘산화질화물막이 제 1패시베이션막(552)으로서 사용된다. 실리곤질화물막을 실리콘 산화질화물막에 대신으로 사용될 수도 있다.

여기서, 실리콘산화질화물막의 형성보다 중요하게, 플라즈마처리가 H₂, NH₃ 등과 같은 수소를 항유한 가스를 사용하여 이루어지는 것이 효과적이다. 이 전처리에 의해 여기된 수소를 제 1중간절연막(544)에 공급하고 일처리를 실행하여, 제 1패사베이션막(552)의 기능이 항상된다. 동시에, 제 1중간절연막(544)에 첨가된수소는 아래충쪽으로 확산되고, 따라서 액티브충이 효과적으로 수소참가가 될 수 있다.

도 7B에 나타낸 대로, 유기수지를 포함한 제 2중간절연막(553)이 형성된다. 유기수지로서, 폴리미드, 아크 릴, BCB(benzoclobutene)등이 사용될 수 있다. 특히, 제 2중간절연막(553)은 TFT에 의해 형성된 거친 면 용 평편하게 하기 위해 필요하기 때문에, 뛰어난 평단화를 가진 아크릴 막이 바림작하다. 이 실시에에서, 아크릴 막은 2.5째의 두께로 형성된다.

그 다음, 드레인배선(551)에 닿아있는 접촉구멍은 제 2중간절연막(553) 및 제 1패시베이션막(552)에 형성 되고 화소전국(양국)(554)용 함성한다. 이 실시예에서, 인듐주석산화(110)막이 110mm의 두께로 형성되고 화소전국을 형성하기 위해 패터닝이 된다. 선택적으로, 산화인듐이 2 내지 20%의 산화주석(ZnO)과 혼합되 어 형성된 투명한 전도성막이 사용될 수도 있다. 화소전국이 EL소자의 양국이 된다.

그 다음 실리콘을 포함한 절연막(이 실시예에서는 실리콘신화막)이 500mm의 두께로 형성되고 회소전국 (554)에 해당하는 위치에서 형성된 개구부와 함께 제 3중간절연막(555)을 형성한다. 습식에청을 사용하여 개구부가 형성되면, 촉면이 쉽게 테이퍼(taper)진 실태로 형성될 수 있다. 만약 개구부의 측면이 충분하게 부드럽지 않으면, 거친 표면에 의한 EL소자의 기능감소의 문제점이 중요하게 된다.

그 다음. EL총(556) 및 음극(MgAg전극)(557)은 대기에 노출되지 않고 진공증확법을 사용하여 연속적으로 형성된다. EL총(556)의 두께는 80 내지 200nm(전형적으로 100 내지 120nm)로 될 수도 있고, 음극(557)의 두께는 180 내지 300nm(전형적으로 200 내지 250nm)로 될 수도 있다는 것을 주목하자.

이런 처리에서, 티층 및 음극은 적색, 녹색, 및 정색에 해당하는 각각의 회소에 언관되어 형성된다. 티층 은 용제에 건고하지 않기 때문에, 티층은 광리소그래피를 사용하지 않고 각 색에 연관되어 개별적으로 형 성되어야 한다. 따라서, 금속마스크는 불필요한 부분을 가리기 위해 사용하고, 티층 및 음극은 오직 필요 한 부분에만 선택적으로 형성되는 것이 바람직하다.

즉, 먼저 적색에 해당하는 화소를 제외한 영역을 가리기 위한 마스크가 실정되고, 마스크를 사용해 적색발 광용 EL총 및 음곡이 선택적으로 형성된다. 그 다음, 녹색에 해당하는 화소를 제외한 영역을 가리기 위한 마스크기 설정되고, 마스크를 사용해 녹색발광용 EL총 및 음곡이 선택적으로 형성된다. 그 다음, 동시에 청색에 해당하는 화소를 제외한 영역을 가리기 위한 마스크가 설정되고, 마스크를 사용해 청색발광용 EL총 및 음곡이 선택적으로 형성된다. 여기서는 비목 세 개의 다른 마스크가 사용된다고 설명하지만, 같은 마스 크로 빈복적으로 사용될 수 있다는 것을 주목하자, 또한, 처리기 EL총 및 음국이 모든 화소에 연관되어 형 성될 때까지 진공을 유지하며 이루어지는 것이 바람직하다.

티층(556)으로서 공지된 불질이 사용될 수 있다는 것을 주목하자. 구동전압을 고려하면, 유기물질 등의 공 지된 불질이 시용되는 것이 바람작하다. 예쁠 들어, 성공주압층, 정공전송층, 발광층, 및 전자주압층으로 형성된 사충구조가 티층이 될 수도 있다. 또한, 이 실시예에서는 비혹 MgAg전국이 티소자의 음극으로 사용 되지만, 다른 공지된 물질을 포함할 수도 있다.

녹색발광층이 형성될 때, Alq<sub>3</sub>(삼중(8-하아드록시키노란)알루미늄 합성물)가 참가제로서 참가된 커나크리돈 또는 쿠마린6과 함께 발광층의 주요물질로서 사용된다는 것을 주목하자. 적색발광층이 형성될 때, Alq<sub>3</sub>가 참가제로서 참가된 DCJT, DCM1 또는 DCM2와 함께 발광층의 주요물질로서 사용된다. 청색발광층이 형성될 때, BAlq<sub>3</sub>(2-메틸-8-히드록시키눌린 및 페뇰유도체의 혼합된 배위자(ligand)합성물을 가진 다섯 배위지의 혼합물)가 참가제로서 참가된 페릴렌과 함께 발광층의 주요물질로서 사용된다.

물론, 위의 유기물질에 한정되지 않고, 공지된 저분자량 유기물질, 중합체유기타물질, 및 무기질 타물질이 사용될 수도 있다. 중합체유기타물질이 사용되는 경우에, 비증물 형성하기 위해 도포될 수도 있다. 또한, 타층으로서, 1중향(singlet)여기에 의해 발광(협광)하는 발광물질을 포함한 박막, 또는 심중항 여기에 의해 발광(인광)하는 발광물질(산중항 화합물)을 포함한 박막이 사용될 수 있다.

또한, 보호전국(558)으로서, 알루마늄이 주요성분인 전도성 막이 사용될 수도 있다. 보호전국(558)은 티층 및 음국을 형성할 때 사용된 마스크와는 다른 미스크를 사용하여 진공중확법에 의해 형성될 수도 있다. 또 한, 보호진국(558)은 티층 및 음국이 대기에 노출되지 않고 형성된 후에 연속적으로 형성되는 것이 바람직 하다.

마지막으로, 싫리콘질화물막을 포함한 제 2패시배이션막(559)이 300nm의 두께로 형성된다. 비록 보호전국 (558)이 습기로부터 EL층을 보호하는 역할을 하지만, 제 2패시배이션막(559)을 형성하여 EL소자의 신뢰도 롩 더욱 향상시킬 수 있다.

이런 식으로, 도 7C에 나타낸 대로 액티브매트럭스 티표시장치가 제 1기판(500)위에 완성된다. 실질적으로, 도 7C에 나타낸 구조가 완성된 후에, 구조는 기밀보호막(적충막, 자외선경화성막 등)과 같은 하우장물질 또는 세라막으로 만들어진 일봉 통울 사용하여 포장(일봉)되는 것이 바람직하다. 그 다음, 하 우장물질의 내부풀 불활성분위기로 만들거나, 또는 하우정물질의 내부에 흡습제(예골 들어, 산화바륨)混 삽입하여, 티층의 신뢰도(수명)를 개선한다.

## [실시에 2]

이 예시에서, 에시1의 처리 후에 실시에 1에 의해 제 1기판 위에 형성된 TFT 및 EL소자를 풀라스탁기판으로 이동시키기 위한 처리가 또 8 및 도 9를 참조로 하여 실명한다.

먼저, 싶시예 1에 의해 도 7C에 설명한 구조가 이루어진다. 이 실시예에서, 칼라빌터가 사용되기 때문에 백색발광의 유기타총이 제공된 타소자가 사용된다는 점을 주목하자. 더욱 구체적으로, 밝굉총으로서 일본 특허공개공보 평 8-96959호 또는 평 9-63770호에 공개된 물질이 사용될 수도 있다. 이 실시에에서, 발광층으 로서 1,2-디클로로메틴에 PVK(polyvinylcarbazole), Bu-PBJ(2-(4'-tert-butylpheny 1)-5-(4'-biphenyl)-1,3,4-oxadiazole), 쿠마린6, DCM1(4-dicyanomethylene-2-methyl-6-p-dimethylaminostyril-Ahpyran), TPB(tetraphenyl butadiene), 및 나일 레드(Nile red)가 용해된 것을 사용한다.

도 8A는 도 7C에 해당한다는 것을 주목하자. 도 7C의 제 1기판(500) 및 분리층(501a)은 각각 제 1가판 (600) 및 분리층(601)에 해당한다. 도 BA는 또한 실시에 1에서 나타내지 않은 단부영역을 나타낸다는 것을 주목하자. 단부영역에서 소스배선 또는 드레인배선에 연결된 배선은 분리층(601)과 접촉되도록 형성된다.

그 다음, 도 88에 나타낸 대로 소자고정용 기판(이하 고정기판)(602)은 제 1접착총(603)을 사용하여 부착 된다. 비혹 이 실시예에서는 유언한 플라스틱막이 고정기판(602)으로서 사용되지만, 유리기판, 석영기판, 플라스틱기판, 실리콘기판, 또는 세라막기판이 역시 사용될 수도 있다. 또한, 차후에 분리총(601)이 제거 될 때 만족스런 선택비를 가진 물질을 제 1접착총(603)으로서 사용되는 것이 필요하다.

대표적으로, 수지를 포함한 절연막이 제 1접착충(603)으로서 사용될 수 있다. 비록 이실시예에서는 풀리마 드가 사용되지만, 아크릴, 폴리아미드, 또는 예목사수지가 사용될 수도 있다. 관측자의 측면(전기장치사용 자의 측면)에서 제 1접착충(603)이 티소자로부터 보여진다면, 제 1접착충(603)은 광부과성물질을 포함할 것을 요구한다.

도 88에 나타낸 처리는 포장처리와 동시에, 대기로부터 EL소자를 완전히 밀때시킬 수 있고, 산소에 의한 유기EL소자의 기능감소를 방지하며 따라서 EL소자의 신뢰도를 크게 향상시킬 수 있다.

그 다음, 도 8C에 나타낸 대로 EL소자가 형성된 제 1기판(600)의 전체를 분리층(601)을 제거하기 위해 할로겐 불소가 힘유된 가스에 노출시킨다. 이 실시예에서, 상불화업소(CIF<sub>3</sub>)가 힐로겐 불화물로서 사용되고, 질소가 희석가스로서 사용된다. 희석가스로서, 아르곤, 헬륨, 네온이 역시 사용된 수도 있다. 삼불화영소 및 질소에 관하여, 유속은 500sccm(<sup>8.35× 10.4</sup> m/s)이고 반작용압력은 1 내지 101orr( <sup>1.3× 10.2</sup> 내지 1.3× 10.3 pa)정도 될 수도 있다. 처려온도는 실내온도(전형적으로 20 내지 27℃)가 될 수도 있다.

이런 경우에, 실리콘막은 에칭이 되고, 반면에 펼리스틱막, 유리가판, 폴리미드막, 실리콘산화막은 에칭이 되지 않는다. 다른 말로하면, 삼불화업소가스에 노춥시키 분리층(601)을 선택적으로 예칭하고 마지막에는 완전히 제거한다. 비뽁 맥티브층이 실리콘막을 포함하지만, 액티브층은 게이트절언막으로 덮여자기 때문에 삼불화업소가스에 노출되지 않고, 따라서 에칭되지 않는다.

이 실시에에서, 분리총(601)은 일반적으로 노출된 단부영역으로부터 예칭되고, 완전히 제거될 때에는 제 1 기딴(600)은 허충막으로부터 분리된다. 여기서, 박막물 적충하여 현성된 TFT 및 EL소자는 남겨지고 고정기 만(602)으로 옮겨진다.

여기서, 분리총(601)은 단부영역으로부터 예정된다. 제 1기판(600)이 크게 될 때는 분리총(601)을 완전히 제거하는 데 갈리는 시간은 갈어지기 때문에 바람작하지 않다는 것을 주목하자. 따라서, 제 1기판(600)의 대각선크기는 3인치 또는 그 이하(바람작하게 1인치 또는 그 이하)가 요구된다.

IFT 및 티소자가 이런 방법으로 고정기판(602)으로 이동한 후에, 도 9A에 나타낸 대로 제 2집착증(608)은 고칭기판(602)용 플라스틱기판인 제 2기판(605)에 부착하기 위해 형성된다. 제 2기판(605)에서 각 화소에 대응되는 칼라필타(606) 및 IFT는 화소부에 제공되고, 단자연결부(607)는 단자부에 제공되고 전도성 충진 물을 함유한 전도성 비등방 집착제(609)는 노출된 배선과 집착되기 위해 단자연결부의 위에 제공된다.

여기서, 각각의 칼리필터(606)는 스핀코팅 및 광리소그래피의 조합을 사용하거나 또는 프린팅기법에 의해 형성될 수 있기 때문에, 칼라필터(606)는 아무런 문제없이 플라스틱막 위에 형성될 수 있다. 칼리필터로서, 두께 1 내지 2㎜의 안료를 포함한 아크릴수지막(Fuji Film Olin에 의해 제작)이 사용된다. 칼라필터가 기판을 형성하는 소자 위에 형성되는 경우와 비교해서, 생산 율은 개선될 것으로 기대된다.

또한, 제 2접착충(608)으로서 수지(전형적으로, 폴리미드, 이크릴, 폴리아미드, 또는 에푹시수지)를 포함 한 집연막이 사용될 수도 있고, 또는 무기질 절연막(전형적으로 실리콘산화막)이 사용될 수도 있다.

이런 방법으로, TFT 및 EL소자는 제 1기만(600)에서 제 2기만(605)으로 옮겨진다. 결과적으로, 도 98에 나 티낸 대로 제 2기만(605)위에 제공된 화소부(612), 구동회로부(611), 및 단자부(610)를 가진 유연한 EL표 시장치가 얻어질 수 있다.

또한, 만약 고정기판(600) 및 제 2가판(605)이 동일한 물질(플라스틱막)을 포함한다면, 열팽청계수가 깊기 때문에 온도변화에 의한 응력 비틀림의 영향을 최소화할 수 있게 된다.

[실시예 3]

- 이 실시에에서, 실시에 2에서 설명한 단자부와는 디르게 구조화된 단자부는 도 10A를 참조로 하여 설명한
- 도 10A에서, IFT 및 EL소자의 구조가 동일하고 따라서 여기서는 생략한다.
- 도 10A에 나타낸 단자부를 제작하는 방법은 이하 설명한다. 먼저, 칼라필터는 실시에 2의 경우처럼 동시에 제 2기판 위에 형성된다. 그 다음, 칼라필터를 덮는 보호막(707)이 형성된다. 그 다음, 제 1천극(704)은 보호막이 노출된 배선과 함께 배열된 위치에 형성된다. 그 다음, 이 상태에서 제 2기판이 접착충을 사용하여 하종막(700)에 부착된다. 그 다음, 제 2기판(705) 및 보호막(707)은 부분적으로 예정이 되어 전국(704)에 닿아 있는 접촉구멍을 형성한다. 그 다음, 제 2천극(706)이 형성된다. 이런 방법으로, 도 10A에 나타낸 단자부(701)가 항성된다.
- 도 10B는 다르게 구조화된 다른 단자부를 나타낸다.
- 도 108에서, 회소부(803) 및 구동회로부(802)가 형성될 때, 전국(804)은 하층막(800)이 형성되기 전에 형

성된다. 그 다음, 제 2기판(805)이 달아있는 고정기판의 단부에 대하여 제 2기판(805)의 단부를 이동하여. 전국(804)이 노출된 상태가 되도록 한다. 이런 방법으로, 단지부(801)는 형성된다.

이 실시에는 실시에 1 또는 실시에 2와 자유롭게 조합될 수 있다.

#### [실시에 4]

실시에 I 및 실시에 2에 의해. 기밀성은 포장 등의 처리에 의해 향상된다. 그 다음, 제품을 완성하기 위해 외부신호단자의 함께 회로로부터 연결된 단자연결부(607)(도 9A) 또는 재 2기판(출라스틱기판)위에 형성된 소자를 연결하는 연결자(유연하게 프린트된 회로: FPC)가 달아있다. 지금 이동되고 있는 이런 EL표시장치 를 EL모듈로서 지칭한다.

이 실시에에서, 액타브매트릭스EL표시장치의 구조는 도 11의 사시도를 참조로 하여 설명한다. 이 실시에에 의해 화소부(902), 게이트촉 구동회로(903), 및 소스촉 구동회로(904)를 가진 액티브매트릭스EL표시장치는 플라스틱기판(901)위에 형성된다. 화소부의 스위치용IFT(905)는 n채널TFT이고, 게이트축 구동회로(903)에 연결된 게이트배선(906) 및 소스촉 구동회로(904)에 연결된 소스배선(907)의 교차점에 위치한다. 스위치용 TFT(905)의 드레인이 전류제어용TFT(908)의 게이트에 연결된다.

또한, 전류제어용IFT(908)의 소스 측은 전원공급선(909)에 연결된다. 이 실사예의 구조에서, 타구통전원공급선(909)에는 집지전위가 가해진다. 전류제어용TFT(908)의 드레인은 타소자(910)에 연결된다. 예정된 전합(이 실사에에서는 10 내지 12V)이 타소자(910)의 움극에 공급된다.

외부 압력/출력단자가 되는 FPC(911)는 신호를 구동화로로 보내기 위한 압력/흡력배선(연결배선)(912 및 913). 및 EL구동전원공급선(909)에 연결된 압력/출력배선(914)에 제공된다. 어기서, 포장은 고정기판(91 5)용 사용하여 이루어진다.

이 실사에는 실시에 1 내지 실시에 3의 어느 하나의 실시에와 자유롭게 조합될 수 있다.

#### [상사에 5]

본 발명에 의한 이 심시에는 도 16 내지 도 18을 참조로 하여 설명한다. 여기서, 화소FFT, 화소부의 서장용량, 및 회소부주위에 제공된 구동회로용TFT를 동시에 형성하는 방법이 자세하게 처리를 통해 설명한다.

도 16A에서, 기판(101)으로서 Corning #7059 glass 및 #1737 glass로 대표되는 바륨 봉규산염 유리 또는 알루미늄 봉규산염 유리, 석영기판 등이 사용된다.

그 다음. 이후 처리에서 기딴(101)분리용 분리충(100)이 TFT가 형성될 기판(101)의 표면 위에 형성된다. 비정질 실리콘딱을 포함한 분리충(100)은 100 내지 500nm(이 실시예에서는 300nm)의 두께로 형성된다. 본 감종(100)은 저입의 열CVO, 플라즈마CVO, 스퍼터링, 또는 중확법에 의해 형성될 수도 있다. 실리콘산화막, 실리콘질화물막, 실리콘산화질화물막 등의 절연막을 포함한 하총막(102)은 기판(101)으로부터 불순물확산을 막기 위한 목적으로 분리충(100)위에 형성된다. 예출 들어. 실리콘 산화질화물 막(102의은 플라즈미CVD 출 사용하여 SiH4, NH3 및 N<sub>2</sub>0로부터 10 내지 200nm(비참작하게 50 내지 100nm)의 두께로 형성되고, 그 다음 SiH4 및 N<sub>2</sub>0 로부터 50 내지 200nm(비참작하게 100 내지 150nm)의 두께로 형성된 실리콘 산회질화물 수소화물 막(1022)이 작용된다. 비족 여기서는 하층막(102)이 두 개의 충을 가진 구조로 설명하지만, 하층막(102)은 단일층 또는 위 절연막의 두 개이상의 적층을 가질 수도 있다.

그 다음, 비결정성의 구조를 가진 반도체종(103a)이 플라즈마CVD 또는 스퍼터링의 방법에 의해 두께 25 내 지 80mm(바람직하게 30 내지 60mm)로 형성된다. 비결정성의 구조를 가진 이런 반도체 막은 비정질 반도체 층 및 미세결정성 반도체 막을 포함한다. 비정질 실리콘게르마늄 막 등의 비정질구조를 포함한 화합曝반도 체 막이 역사 사용될 수도 있다. 플라즈마CVD에 의해 비정질실리콘 막이 형성되는 경우에, 하층막(102) 및 비정질반도체총(103a)을 연속적으로 형성하는 것이 가능하다.

그 다음, 결정화처리는 비결정성 반도체충(103a)으로부터 결정질 반도체충(103b)을 형성하여 이루어진다. 이것을 이루기 위한 방법은 레이저어널링, 열어널링(고채 증작법), 또는 RTA(rapid thermal annealing)가 될 수도 있다. 이런 결정화처리에서, 먼저 비정질반도체 층에 함유된 수소을 방출하는 것이 바람작하다. 함유된 수소의 양용 5atom® 또는 그 이하로 만들기 위해 약 1시간동안 400 내지 500°C로 열처리가 먼저 이루어지고 그 다음 결정화를 실행하여, 막 표면의 거침을 방지함 수 있다.

결정화기 레이저어날림에 의해 이루어질 때, 광원은 발진형 또는 연속발광형 액시머레이저 또는 이르곤레이저가 될 수도 있다. 발진형 액시머레이저가 사용되는 경우에, 레이저범은 레이저어날링을 실행하기 위해 선형으로 처리된다. 레이지어날림의 상태는 사용자에 의해 적당하게 선택된다. 예를 들어, 레이저발진형 주파수는 30Hz가 될 수도 있고 레이저에나지밀도는 100 대지 500mJ/cm(전형적으로 300 대지 400mJ/cm)이 될 수도 있다. 그 다음 선형 범의 중첩비율이 80 대지 98%로 기판의 전체표면 위에 선형 범이 조사(照射) 된다. 이런 방법으로, 도 16B에 나타낸 대로 결정될 반도체충(103b)이 얻어될 수 있다.

그 다음. 레지스터패턴은 마스크인 제 T광마스크(PMI)로 광리소그래피를 사용하여 결정질 반도체종(103h) 위에 형성되고, 결정질 반도체충은 건식에칭에 의해 삼형영역으로 나눠어지며, 도 16C에 나타낸 대로 삼형 반도체충(104 내지 108)이 형성된다. CF₄및 Q의 혼합기스가 결정질 실리콘 막의 건식예칭에서 사용된다.

그 후에. 마스크 총은 팔라즈마CVO 또는 스퍼터링에 의해 실리콘 산회막을 두께 50 내지 200nm로 기지게 된다. 이 실시에에서. 두께 130nm의 실리콘 산화막이 형성된다.

그 다음, 게이트 절언막(109)이 형성된다. 게이트절언막(109)은 뚈리즈마CVO 또는 스퍼다링에 의해 두께 40 내지 150nm의 실리콘을 함유한 절연막을 포함한다. 이 실시예에서, 게이트절연막(109)은 두께 120nm의 실리콘 산화질화물막을 포함한다. 막의 고정전하월도가 감소하기 때문에 0g분 SiHa 및 NgO 에 참가하여 형성된 실리콘 산화질화물막이 이런 적용에 바람직한 물질이다. 접촉결함밀도가 감소될 수 있기 때문에 SiHa, NgO 및 Hg에서 형성된 실리콘 산화질화물막은 역시 바람직하다. 물론, 게이트절연막이 이런 실리콘 산화질 화물막에 한정되지는 않고, 실리콘을 함유한 다른 절연막의 단일 총 또는 적총이 역사 사용될 수도 있다.

그 다음, 레지스터미스코(112 내지 117)는 제 2광마스코(PM2)를 사용하여 광리소그래피에 의해 형성되고, 제 1에청처리가 이루어진다. 이 실시에에서, 에칭은 애칭기스로서 Cl<sub>2</sub> 및 Cf<sub>4</sub>를 사용한 1CP애칭시스템에 의해 이루어지고, 1Pa의 입력에서 3.2W/cm(13.56MHz)의 RF전력을 가하여 풀라즈마로 형성된다. 224mW/cm(13.56MHz)의 RF전력이 가판(생출 스테이지)축에 가해진다. 따라서, 실질적으로 네가터보 지기바이어스전입이 가해진다. 이런 상태에서, W막의 에칭 율은 약 100nm/min이다. 제 1에칭처리에 판해서, W막을 왼전하에 참하기 위해 필요한 시간은 이 에칭 율을 기초로 하여 판단되고 실제에칭시간은 판단된 시간의 120%기되도록 설정된다.

제 1 에칭처리에 의해, 제 1테이퍼진 형태를 가진 전도층(I18 내지 123)이 형성된다. 도 17A에 나타낸 대로, 형성된 테이퍼진 영역의 각도는 15 내지 30°이다. 찌꺼기를 남기지 않고 에칭을 이루겨 위해, 과잉에 칭이 에칭시간을 약 10 내지 20%로 증가시켜 이루어진다. W막에 대한 실리콘 산화진화물막(제 1형태를 기진 게이트짚연막(109))의 선택비율이 2 내지 4(전형적으로 3)이기 때문에, 과잉에칭처리는 실리콘 산화질화물막이 제 1테이퍼진 형태를 가진 전도층의 단부양역에 근집한 테이퍼진 형태를 가진 제 2형태의 게이트 절연막(134)을 형성하기 위해 노출된 표면의 약 20 내지 50mm로 예칭된다.

그 다음, 전도성 불순물원소를 섬형 반도체층에 점가하여 제 1점가처리가 이루어진다. 여기서, □형 불순물 원소의 점가처리가 이루어진다. 제 1테이퍼진 형태를 가진 전도층을 형성하기 위한 마스크(112 내지 117) 가 남겨지며, 미스크로서 제 1테이퍼진 형태를 가진 전도층(118 내지 123)과 함께 이온도핑법에 의해 □형 불순물원소가 자가배열방식으로 참가된다. 불순물원소를 게이트전국 및 게이트절인막의 단부영역의 테이퍼

진 영역을 지나 그 말의 반도체층에 도달하여 n형 불순물원소를 점가하기 위해. 첨기되는 양은  $^{-1 \times 10^{13}}$  내지  $^{5 \times 10^{14}}$   $_{atoms/car}$ 이고 가속전입은 80 내지  $^{160}$  HO 대자  $^{160}$  사용된다. 이런 이온 도핑에 의해. n형 불순 영적으로 인(P) 또는 비소(As)가 사용된다. 여기서는 인(P)이 사용된다. 이런 이온 도핑에 의해. n형 불순 물원소는 제  $^{12}$  목순물영역(124, 126, 128, 130, 및 132)에서  $^{12}$ 

형 봉순물원소는  $^{-1}$ ×  $^{-1}$ C  $^$ 

그 다음, 도 178에 나타낸 대로 제 2에청처리기 이루어진다. 이 에칭처리는 에칭가스로서  $\mathrm{Cl}_2$  및  $\mathrm{Cl}_4$ 의 흔합가스뿔 사용하고, 3.2W/cm(13.56MHz)의 8F전력, 45mW/cm(13.56MHz), 및 1Pa의 압력의 ICP에칭시스템에의해 역시 이루어진다. 이런 상태에서, 제 2데이퍼진 형태를 가진 전도층(140 내지 145)의 항성된다. 테이퍼진 영역은 전도층(140 내지 145)의 단부영역에 항성되고, 테이퍼진 영역의 행태는 두께가 단부영역으로 다 내부 쪽으로 점진적으로 증가하는 형태이다. 제 1에칭처리의 감우와 비교해서, 기판 측에 가해지켜되는 바이어스진력은 낮고 따라서 동방성에칭의 비율이 커지며 결과적으로 테이퍼진 영역의 각도가 30 내지 60°로 된다. 또한, 제 2형대를 가진 게이트절연막(134)의 표면이 제 3형태의 게이트절연막(170)을 새롭게 형성하기 위해 약 40mm로 예칭 된다.

그 다음. n형 불순물원소는 제 1첨가처리의 경우와 비교해서 높아진 가속전압 및 낮은 첨가랑으로 첨기된다. 예를 들어, 첨가는 제 2형태를 가진 전도충(140 내지 145)과 중첩되는 영역의 불순물동도가 <sup>1×10<sup>16</sup></sup>다지 <sup>1×10<sup>16</sup></sup> atoms/om으로 되도록 <sup>1×10<sup>13</sup></sup> atoms/om의 참가랑 및 70 내지 120KeV의 가속진압으로 이루어진다. 이런 방법으로, 제 2불순물양역(8)(145 내지 149)이 형성된다.

그 다음. 대항전도형의 불순물영역(156a 내지 156c) 및 불순물영역(157a 내지 157c)은 각각 p채널 TFT로 영상되는 점형 반도체종(104 내자 106)에 형성된다. 이런 경우에도 역시, 마스크로서 제 2데이퍼진 형대ଞ 가진 전도총(140 및 142)으로, p형 불순물원소로 불순물영역을 형성하기 위해 자가배열방식으로 첨가된다. 여기서, n채널 TFT로 형성된 점형 반도체종(105, 107 및 108)의 전체는 제 3광마스크(PMG)를 사용한 레지 스타마스크(151 내지 153)를 형성하여 덮여진다. 여기서 형성된 불순물영역(156 및 157)은 디보란(8zHg)을

이온도핑에 의해 형성되고 볼순물영역(156 및 157)에서 p형 불순물원소의 동도는 <sup>2×10<sup>20</sup></sup> 내지 2×10<sup>21</sup>atoms/대기 된다.

하지만, 구체적으로 불순물양역(156 및 157)은 n형 불순물원소를 함유한 세 개의 양역으로 분리될 수있다. 제 3불순물양역(156a 및 157a)은 n형 불순물원소를  $^{1 \times 10^{20}}$  내지  $^{1 \times 10^{21}}$  atoms/cm'의 동도로 함유하고, 제 4불순물양역(A)(156b 및 157b)은 n형 불순물원소를  $^{1 \times 10^{10}}$  내지  $^{1 \times 10^{20}}$ atoms/cm'의 동도로함유하며, 제 4불순물양역(B)(156c 및 157c)은 n형 불순물원소를  $^{1 \times 10^{16}}$  내지  $^{5 \times 10^{18}}$ atoms/cm'의 동도

로 함유한다. 히지만, 불순물양역(156b, 156c, 157b, 및 157c)에서 p형 불순물원소의 동도를  $1 \times 10^{19}$  atoms/or 또는 그 이상으로 되도록 하고, 제 3분순물양역(156a 및 157a)에서 p형 불순물원소의 동도를 p채널TFT의 소소영역 또는 드레인 양역의 1.5 내지 3배가 되도록 하여 제 3분순물양역이 p채널TFT의소스영역 또는 드레인 양역으로서 작용하는 데 아무런 문제가 발생하지 않게 한다. 또한, 제 4분순물양역(B)(156c 및 157c)의 일부는 각각 제 2테이퍼진 형태를 가진 전도층(140 및 142)과 중첩되기 위해 형성된다.

이후에, 도 18A에 나타낸 대로 제 1중간철언막(158)은 게이트전국 및 게이트절연막 위에 형성된다. 제 1중 간철연막은 실리콘산화막, 실리콘 신화질화물막, 실리콘 장화물막, 또는 이들의 조합된 적충막을 포함한 수도 있다. 여하른, 제 1중간절연막(158)은 무기절연물질을 포함한다. 제 1중간절연막(158)의 두께는 100 내지 200mm이다.

그 다음, 각각의 농도로 n형 및 p형으로 첨가된 불순물원소품 활성회하기 위한 처리가 이루어진다. 이런처리는 노어날링을 사용한 열어날링에 의해 이루어진다. 선택적으로, 레이저 어날링 또는 BTA가 역시 사용될 수도 있다. 월어날링은 진형적으로 500 내지 600˚C에서 산소농도가 1ppm 또는 그 이하인, 비람직하게는400 내지 700˚C에서 0.1ppm 또는 그 이하의 질소분위기에서 이루어진다. 이 실시예에서, 550˚C에서 4시간동안 열처리가 아무어진다.

황성화차리에 이어서, 분위기 가스는 교체되고 300 내지 450˚C에서 3 내지 100%의 수소를 함유한 분위기에서 1 내지 12시간동안 열치리기 실행되어 삼형 반도체장의 수소점가가 이루어진다. 다른 수소점가수단으로서, 플라즈마 수소점가(여기된 플라즈마 수소圈 사용)가 역시 사용될 수도 있다.

그 다음, 제 2중간젊연막은 유기절연물질을 포함한다. 이런 방법으로 유기절연물질의 제 2 중간절연막을 명성하여, 표면이 만족소럽게 평탄하게 될 수 있다. 또한, 유기수지물질은 일반적으로 낮은 유전(病電)을 울 기저기 때문에, 기생용량이 감소될 수 있다. 유기수지물질은 또한 흡습성을 기지고 있고 따라서 보호막 으로는 적합하시가 않기 때문에, 이 실시에에서 처럼 유기수지물질이 제 1중간절연막(158)으로서 형성된 실리콘산회막, 실리콘 산회질회물막, 실리콘 질화물막 등과 조합되어 사용되는 것이 바림작하다.

고 후에, 예정된 패턴의 레지스타마스크는 점형 반도체층에 형성되고 소스명역 또는 드레인영역이 되는 불 순물양역에 닿아있는 접촉구멍을 형성하기 위해 광마스크(PM4)를 사용하여 형성된다.

고 다음, 전도성 금속막이 스퍼터링 또는 진공증칙법에 의해 형성되고, 제 5광마스크(PMS)를 사용하여 레 지스터마스크패면이 형성되며, 소스선(160 내지 164) 및 드레인선(165 내지 168)을 형성하기 위한 예칭이 이루어진다.

그 다음, 투명한 전도성 막이 80 내지 120mm의 두께로 형성되고, 제 6광미스크(PMG)를 사용한 배터닝으로 화소전국(도 188의 180으로서 나타냄)이 형성된다. 투명한 전도성 막으로서, 인듐산화물/주석신회물 합금 (1n<sub>2</sub>0<sub>3</sub>-2n0) 및 주석산화물(Zn0)이 적합한 물질이다. 또한, 가시광의 투과성 및 전도성 등을 향상시키기 위해 갈륨이 참가된 주석산화물(Zn0:Ga)이 적합하게 사용될 수 있다.

이런 방법으로, 세 6광마스크를 사용하여 구동회로의 TFT 및 화소부의 회소TFT를 가진 기판이 완성될 수 있다. 제 1 p채널TFT(1100), 제 1 n채널TFT(1101), 제 2 p채널TFT(1102), 및 제 2 n채널TFT(1103)는 구동 회로에 행성되고 반면에 화소TFT(1104) 및 기생용량(1105)은 화소부에 행성된다. 편리함을 위해, 이런 기 단을 여기서는 맥티브배트릭스기판으로 자칭한다. 구동회로의 제 1 p채널TFT(1100)에서, 제 2테이퍼진 행 테를 가진 전도층은 게이트전극(220)으로 작용한다. 전형 반도체충(104)은 채널형성영역(206), 소스영역 또는 드레인 영역으로서 작용하는 제 3불순물영역(207a), 게이트전극(220)과 중첩되지 않는 LDD명역을 형 성하는 제 4불순물영역(A)(207b), 및 게이트전극(220)과 중첩되는 LDD영역을 형성하는 제 4봉순물영역 (B)(207c)를 가지기 위해 구조회된다.

제 1 a채널FFT(1101)에서, 제 2테이퍼진 형태를 가진 전도층이 게이트전국(221)으로서 작용한다. 심형 빈도체증(105)은 채널형성영역(208), 소스영역 또는 드레인 영역으로서 작용하는 제 1불순물양역(209a), 게이트전국(221)과 중첩되지 않는 LD0영역을 형성하는 제 2불순물양역(A)(209b), 및 게이트전국(221)과 중첩되는 LD0영역을 형성하는 제 2불순물양역(B)(209c)을 가지기 위해 구조화된다. 채널길이가 2 내지 7㎞인반면에, 제 2불순물양역(B)(209c) 및 게이트전국(221)의 중첩되는 영역의 길이는 0.1 내지 0.3㎞이다. 이길이(L<sub>w</sub>)는 게이트전국(221)의 무께 및 테이퍼진 영역의 각에 의해 제어된다. n채널TFT에 이런 LD0영역을 형성하여, 드레인 영역에 근접하게 발생된 높은 전기장을 감소시킬 수 있고 핫캐리어가 발생하는 것을 방지하며 TFT의 기능감소를 막을 수 있다.

구동회로의 제 2 p채널TFT(1102)에서, 제 2 테이퍼진 형태를 가진 전도층은 게이트전국(222)으로서 작용한다. 집형 반도체충(106)은 채널형성영역(210), 소스영역 또는 드레인 영역으로서 작용하는 제 3불순물영역(211a), 게이트전국(222)과 중첩되지 않는 LDD영역을 형성하는 제 4불순물영역(A)(211b), 및 게이트전국(222)과 중첩되는 LDD영역을 형성하는 제 4불순물영역(B)(211c)을 가지기 위해 구조화된다.

구동회로의 제 2 n채널TFT(1103)에서, 제 2태이퍼진 형태를 가진 전도층은 게이트전극(223)으로서 작용한다. 점형 반도체충(107)은 채널형성영역(212), 소소영역 또는 드레인 영역으로서 작용하는 제 1불순물영역(213a), 게이트전극(223)과 중첩되지 않는 L00영역을 형상하는 제 2불순물양역(A)(213b), 및 게이트전극(223)과 중첩되는 L00영역을 형상하는 제 2불순물양역(B)(213c)를 가지기 위해 구소화된다. n채널TFT의 경우와 바슷하게, 제 2불순물영역(B)(213c) 및 게이트전극(223)의 중첩영역의 길이는 0.1 내지 0.3#m이다.

## [실시예 6]

이 실시에에서는, 실시에 5에 의해 얻어진 액티브배트릭스기판으로부터 액정표시장치를 제작하는 방법을 설명한다.

실시에 5에 의해 도 188에 나타낸 상태가 얻어진 후에. 배항막이 형성되고 밀병제를 시용하여 고정기판에 부착된다. 굉을 투과하는 고정기판(1001)은 대항전국(1002) 및 그 위에 형성된 베항막(1003)을 가진다는 것을 주목하자. 또한, 비록 도면에는 나타내지 않았지만, 가판사이의 거리는 말봉제에 함유된 충전물 및 공간자에 의해 유지된다. 또한, 백정(1004)은 기판사이에 채워진다(도 12).

그 다음, 실시예 2에서 설명한 대로 분리층(100)을 제거하기 위해 전체기판을 활로겐 불화물을 함유한 가 스에 노출시킨다. 이 실시에에서, 삼불화영소(CIFs)가 할로겐 불화물로서 사용되고, 질소기 희석가스로서

사용된다. 삼불화염소 및 질소에 관하여, 유속은 500sccm(8.35×10 m/s)이고 반작용압력은 1 내지 10Torr(1.3×10° 대자 1.3×10° Pa)정도 뭘 수도 있다. 처리온도는 실내온도(전형적으로 20 대자 27 ℃)가 될 수도 있다.

아런 경우에, 실리콘막은 에칭이 되고, 반면에 풀라스틱막, 유리기판, 폴리미드막, 실리콘산회막은 에칭이 되지 않는다. 다른 말로 하면, 심불화염소가스에 노출시켜 분리층(100)을 선택적으로 에칭하고 마지막에는 완전히 제거한다.

이 실시에에서, 분리층(100)은 일반적으로 노출된 단부영역으로부터 예칭이 되고, 원전히 제거될 때에는 제 1기판(101)은 히층막(102)으로부터 분리된다.

그 다음. 하층막(102)은 집착층(1107)을 사용하여 제 2기판(플라스틱기판)(1108)에 부착된다(도 12). 제 2 기판(풀리스틱기판)(1108)의 화소부에서, B. G. 및 B킬라필터(1106)가 각 최소전국에 관하여 배열한다. 또 한, 광차페의 목적을 위해, 적색칼라팔터가 각각의 TFT와 함께 배열되도록 배치된다. 도 12에 나타낸 회소 부가 적색(B)화소의 화소부라는 것을 주목하자. 도 13은 녹색(G) 또는 청색(B)화소의 경우에 전형적인 구 조단면도를 나타낸다. 작색칼라필터(1106a)는 TFT와 함께 배열되고 녹색(G) 또는 청색(B)칼라필터(1106b) 는 개구부(1109)와 함께 배엹된다.

비록 단자부가 도 12, 13, 및 16 내지 18에서는 나타나지 않지만. 실시에 2 및 실시에 3에서 설명한 단자 부의 구조와 비슷하게 단자부는 분리층에 닿아있는 접촉구망을 형성하고 바라는 배선에 연결된 전국을 형 성하여 형성될 수도 있다.

실시에 6에서 실명한 칼라필터(1106)에 관하여, 좋무늬병태의 칼라필터를 사용하는 경우에 본 발명을 직용한 에가 도 14에 나타난다. 도 14는 기판(1400)위에 형성된 화소부(1401), 소소선축 구동회로(1402), 및 게이트선축 구동회로(1403), 및 칼라필터(1404 및 1405)사이의 배치관계를 간단하게 나타내는 상면도이다. 본 발명으로, 적색칼라필터(B)(1404a 및 1404b)는 주변회로인 구동회로(1402 및 1403)위에 형성되고, 평면화를 실현함과 동시에 TFT액티브층의 광 기능감소를 방지한다. 또한, 칼라필터(B)(1405b), 기관리로드(B)(1405b), 의 칼라필터(B)(1405c)는 바보적으로 화소를(1401)위에 중요나하테라 배역되다. 하소 형성되고, 평탄화를 실현함과 동시에 IFT액타브층의 광 기능감소를 방지한다. 또한, 칼라필터(B)(1405b). 칼라필터(B)(1405a), 및 칼라필터(G)(1405c)는 반목적으로 화소부(1401)위에 줄모늬항태로 배열된다. 회소부(3×3행결)의 대략적인 확대모기도 148에 나타내다. 도 148에 나타낸 대로, 화소FFT영역(1407)을 보호하기 위한 칼라필터(1405d)가 각 화소에서 형성된다. 소스선, 게이트선, 및 전국이 이 도면에서는 나타나지 않지만, 각각의 칼라필터(서이의 공극(孔隙)과 중첩되도록 배열되고 따라서 빛은 새지 않는다는 것을 주목하지. 칼라필터(1405d)는 불랙마스크의 역할을 하고 그러므로 블랙마스크를 형성하는 데 필요한 단계가생략될 수 있다. 또한, 화소전극 및 화소FFT를 연결하기 위한 집축구멍이 이 도면에는 나타나지 않지만, 실제로 칼라밀터가 화소전극 및 화소FFT사이의 층에 형성되고 따라서 개구부가 접촉구멍의 위치에 존재한 단세로

## [실시예 8]

실시예 8은 실시에 7과는 다른 칼라팔터배열의 예를 나타낸다.

문서에 n는 일시에 /파는 다른 결단필터배열의 배를 나타낸다.

도 15A는 기판(1500)위에 형성된 화소부(1501), 소스선축 구동회로(1502), 및 게이트선축 구동회로(1503), 및 칼리필터(1504) 및 1505a 내지 1505c)시이의 배치관계를 간단하게 나타내는 성면도 이다. 본 발명으로, 적색칼라필터(B)(1504)는 주변회로인 구동회로(1502 및 1503)위에 형성되고, 평탄화를 실현함과 동시에타1여타보증의 광 기능감소를 방지한다. 또한, 칼라필터(B)(1505b) 및 칼라필터(G)(1505c)는 회소부(1501)에 매트릭스형태로 배열되고, 칼라필터(R)(1505a)는 칼라필터(1505b) 및 칼라필터(1505c)사이의 공국에 있어 때문에도록 형성된다. 회소부(3×3행렬)의 대략적인 확대도가 도 158에 나타난다. 도 158에 나타낸다. 회소IFT성역(1507)을 보호하기 위한 칼라필터(1405d)가 상호연결 된다. 소스선, 게이트선, 및 전국이 이 도면에서는 나타나지 않지만, 각각의 칼라필터사이의 공극(升陳)과 중첩되도록 배열되고 따라서 및 의 새지 않는다는 것을 주목하지, 칼라필터(1505a)는 블랙마스크의 역할을 하고 그러므로 블랙마스크를 형성하는 데 필요한 단계가 생략될 수 있다. 또한, 화소전극 및 화소IFT를 연결하기 위한 접촉구임이 이 도면에는 나타나지 않지만, 실제로 칼라필터가 회소전국 및 화소IFT를 연결하기 위한 접촉구임이 이 도면에는 나타나지 않지만, 실제로 칼라필터가 회소전국 및 화소IFT를 연결하기 위한 접촉구임이 이 도면에는 나타나지 않지만, 실제로 칼라필터가 회소전국 및 화소IFT 이의 증에 형성되고 따라서 개구부가 접촉구임의 위치에 존재한다. 접촉구멍의 위치에 존재한다.

## [실시예 9]

실시에 5 내지 실시에 8을 사용하여 얻어지는 멕티브매트릭스 액정표시장치의 구조가 도 19의 사시도를 참 조로 하여 설명한다. 도 19에서, 도 12, 13, 및 16 내지 18의 참조번호가 서로 대용된다는 것을 주목하지. 도 19에서, 액티브매트릭스 액정표시장치는 플라스틱기판(1108)위에 형성된 회소부(1204), 주사신호구통회 로(1205), 영상신호구통회로(1206) 및 다른 신호처리회로(1207)를 모함한다. 최소FFT(1104) 및 자장용량 (1105)은 최소부(1204)에 제공된다. 회소부주변에 위치하는 구동회로는 기본회로로서 CMOS회로를 포함한다. 주사신호구통회로(1205) 및 영상신호구동최로(1206)는 게이트배선(224) 및 소스배선(164)에 의해 화소FFT(1104)에 연결된다. FPC(1208)는 외부입력단자(1201)에 연결되고 영상신호 등을 입력하기 위해 사용된다. 연결배선(1203)에 의해 각각의 구동회로는 연결된다. 비록 도면에는 나타내지 않았지만. 칼라필 사용된다. 연결배선(1203)에 의해 각각의 구동회로는 연결된다. 비록 도면에는 나타내지 않았지만. 칼라필 사용된다. 연결배선(1203)에 의해 각각의 구동회로는 연결된다. 비록 도면에는 나타내지 않았지만. 칼라필 터가 기판(1108)위에 위치한다.

## [실시예 10]

EL소자를 사용한 전기장치의 예가 실시예 1 내지 실시예 4에서 실명한다. 또한, 본 발명은 EC(Clectrochromics)표시장치, 전계빙촕표시(FED). 또는 반도체를 사용한 광다이오드를 가진 전기장치에

사용될 수 있다.

#### [실시예 11]

본 발명에 의해 형성된 CMOS회로 및 회소부는 여러 전기장치(액티브매트릭스형 액정표시, 액티브매트릭스형 EL표시 또는 액티브매트릭스형 EC표시)에 사용될 수 있다. 다른 말로해서, 본 발명은 표시부로서 이런 전기장치를 가진 전자장비의 모두에 적용될 수 있다.

이하는 이런 형태의 전자장비의 예로서, 비디오카메라, 디지털카메라, 프로젝터(후반형 또는 전방형), 헤 드장착형 표시(가글(goggle)형 표시), 처랑항법시스템, 차량스테레오, 개인용 컴퓨터, 휴대용 정보단말가 (이동성 컴퓨터, 휴대용 전화기 및 노트북 등)를 될 수 있다.

도 21A는 본체(2001), 영상압력부(2002), 표시부(2003), 및 키보드(2004)를 포함한 개인용 컴퓨터이다. 본 발명은 표시부(2003)에 적용될 수 있다.

도 218는 본체(2101), 표시부(2102), 음성 입력부(2103), 작동스위치(2104), 축전기(2105) 및 영상수신부 (2106)을 포함한 비디오카메라를 나타낸다. 본 발명은 표시부(2102)에 적용될 수 있다.

도 21C는 본체(2201), 키메라부분(2202), 영상수신부(2203), 작동스위치(2204) 및 표시부(2205)를 포함한 이동성컴퓨터를 나타낸다. 본 발명은 표시부(2205)에 적용된 수 있다.

도 210는 본제(2301). 표시부(2302), 및 암부분(2303)을 포함한 기급형 표서를 나타낸다. 본 발명은 표시 부(2302)에 작용될 수 있다.

도 21E는 본체(2401), 표시부(2402), 스피커부분(2403), 기록매체(2404), 및 작동스위치(2405)를 포함하고 므로그램이 기복된 기록매체를 사용한 뮬레이어이다. 이 장치는 기록매체로 DVD(digital versatile disc). C0등을 사용하고, 음악감상, 영화감상, 게임 및 인터넷을 위해 사용될 수 있다. 본 발명은 표시부(2402)에 적용될 수 있다.

도 21F는 본체(2501), 표시부(2502), 집안부(2503), 작동스위치(2504), 및 영상수신부(도면에는 나타내지 않음)를 포함한 디자털카메라이다. 본 발명은 표시부(2502)에 적용될 수 있다.

도 22A는 본체(2901), 음성출력부(2902), 음성입력부(2903), 표시부(2904), 작동스위치(2905), 및 안테나(2906)를 포함한 휴대용 전화기를 나타낸다. 본 발명은 음성출력부(2902), 음성입력부(2903), 표시부(2904)에 적용될 수 있다.

도 22B는 휴대용 전자책이고, 본체(3001), 표시부(3002, 3003), 기억매체(3004), 작동스위치(3005) 및 안테나(3006)를 포함한다. 본 발명은 표시부(3002 및 3003)에 적용될 수 있다.

도 22C는 표시이고, 본채(3101), 지지대(3102), 및 표시부(3103)등을 포함한다. 본 발명은 표시부(3109)에 적용될 수 있다. 본 발명의 표시는 큰 크기의 스크린에서 유용하고. 특히 대각으로 10인치 또는 10인치 이 성(특히 30인치 또는 30인치 이상)에서 유용하다.

위에 언급한 대로, 본 발명의 적용범위는 극히 넓고, 본 발명은 모든 분야의 전자장치에 적용될 수 있다. 또한, 실시에 1 내지 실시에 10에서 나타낸 전자장치의 다른 구성이 실시에 11에서 적용될 수도 있다.

## 學學의 春期

본 발명에 의해. 플라스틱보다 높은 내열성을 가진 기만(소자형성기판)이 반도체소자의 제작처리에 사용되 기 때문에, 뛰어난 진기적 특성을 가진 반도체소자가 제작될 수 있다. 또한, 소자형성기판은 반도체소자 및 발광소자기 형성되고 풀라스틱자자대에 부칙된 후에 분리된다.

따라서, 불리스틱자지대론 자자기판으로서 사용하고 높은 성능의 전기장치를 제작하는 것이 가능하다. 또 한, 자자기판이 플라스틱이기 때문에, 전기장치는 유연하고 가볍게 만들 수 있다.

또한. 제공단 발광소자와 반도체소자를 가진 하층막 및 플라스틱지지대 사이에 칼라필터를 제공하여. 칼라 표시가 완성될 뿐만 아니라 칼라필터가 차광막으로 작용할 수 있고 따라서 장치의 신뢰도를 향상시킬 수 있다.

# (57) 최구의 범위

## 청구항 1

기판 위의 접착총:

상기 집착총 위의 절연막: 및

상기 잘연막 위의 발광소자를 포함한 반도체 정치로서.

상기 발광소자로부터 상기 기판으로 발광되는 것을 특징으로 하는 반도체 장치.

## 청구항 2

제 1항에 있어서, 싱기 기반이 유기물질을 포함한 플라스틱기반인 것을 특징으로 하는 반도체 장치.

청구항 3

제 1항에 있어서, 상기 반도체장치가 또한 상기 절인막 위에 구동회로를 포함하고, 상기 발광소자 및 상기 구동회로가 IFT를 포함하는 것을 촉정으로 하는 반도체 장치.

청구항 4

제 1항에 있어서, 칼라필터가 상기 발광소자가 배열된 상기 기판의 위치에서 제공되는 것을 뿩장으로 하는 반도체 장치.

청구형 5

제 4항에 있어서, 삼기 절연막이 상기 칼라팔터를 덮고 평탄하다는 것을 복장으로 하는 반도체 장치.

천구항 1

제 4항에 있어서, 성기 칼라밀터의 적색칼라필터가 적어도 상기 TFT의 채널형성영역이 배열된 위치에 제공되는 것을 뽁장으로 하는 반도체 장치.

청구항 '

제 1항에 있어서, 상기 접착총이 풀리미드, 아크릴, 및 에쪽시수지로 구성된 군으로부터 선택된 물질욡 포 합하는 것을 특징으로 하는 반도체 장치.

청구항 {

제 1항에 있어서, 고정기판이 상기 기판에 면하도록 상기 발광소자에 제공되는 것을 특징으로 하는 반도체 장치.

청구항 9

제 4항에 있어서, 싱기 킬라필터와 함께 블랙마스크를 포함하는 것을 특징으로 하는 반도체 장치.

청구항 10

제 1항에 있어서, 상기 반도체 정치가 바디오카메라, 디지털카메라, 가급형 표시, 차량항법사스템, 개인용 컴퓨터, 및 개인용 디지털보조수단으로 구성된 군으로부터 선택되는 것을 특징으로 하는 반도체 장치.

청구항 11

유가 물질을 포함하고 제공된 TFT를 가진 제 1기판:

제 2기판: 및

제 1 및 제 2기판사이에 함유된 액정물질을 포함하는 반도체 장치로서.

퀄라띨터가 상기 제 1기판 및 상기 TET사이에 제공되는 것을 특징으로 하는 반도체 장치.

청구항 12

제 비항에 있어서, 유기물질을 포함한 상기 제 1기판이 플리스틱기판인 것을 특징으로 하는 반도체 장치.

청구항 13

제 비항에 있어서, 상기 갈라필터를 덮고 평탄한 질인막을 또한 포함하는 것을 특징으로 하는 반도체 장치.

청구항 14

제 11항에 있어서, 상기 칼리필터가 적어도 상기 TET의 채널형성영역이 배치된 위치에 제공되는 것을 복장으로 하는 반도체 장치.

청구항 15

제 11항에 있어서, 성기 왈라필터와 함께 블랙마스크를 또한 포함하는 것을 록장으로 하는 반도체 장치.

청구항 16

제 11항에 있어서, 상기 반도체 정치가 비디오카메리, 디지털카메리, 가글형 표시, 처랑함법사스템, 개인용 컴퓨터, 및 개인용 디지털보조수단으로 구성된 군으로부터 선택되는 것을 특징으로 하는 반도체 장치.

청구항 17

기판 위에 제공된 칼라팔터:

상기 기판 및 상기 킬라필터 위의 접착층:

상기 접착층 위의 절연막: 및

상기 절연막 위의 발광소자를 포함한 반도체 장치로서.

상기 발광소자로부터 성기 기판으로 발광되고, 상기 기판이 유가물질을 포함한 플리스틱기판이라는 것을 북장으로 하는 반도체 장치.

청구항 18

재 17항에 있어서, 상기 빈도체 장치가 또한 상기 절인막 위의 구동회로를 포함하고, 상기 발광소자 및 상 기 구동회로가 IFT를 포함하는 것을 북장으로 하는 빈도체 장치.

#### 청구항 19

제 17항에 있어서, 상기 발광소자가 배치된 위치를 특징으로 하는 반도체 장치.

#### 청구항 20

제 17항에 있어서, 상기 칼라뀔터의 적색칼라뀔터가 적어도 상기 TFT의 채널형성영역이 배치된 위치에 제 공되는 것을 특징으로 하는 반도제 장치.

#### 청구항 2

제 17항에 있어서. 상기 접착총이 퓰리미드, 아크릴, 및 메폭시수지로 구성된 군으로부터 선택된 물질을 포함하는 것을 특징으로 하는 반도체 장치.

#### 청구화 22

제 17항에 있어서, 고정기판이 상기 기판에 면하도록 상기 발광소자에 제공되는 것을 특징으로 하는 반도 체 장치.

#### 청구항 23

제 17항에 있어서, 상기 갈라필터와 함께 볼랙마스크를 또한 포함하는 것을 뿍장으로 하는 빈도체 장치.

#### 청구항 24

제 17항에 있어서, 상기 반도체 장치기 비디오카메라, 디지털카메라, 기글형 표시, 처량항법시스템, 개인 용 컴퓨터, 및 개인용 디지털보조수단으로 구성된 군으로부터 선택되는 것을 특징으로 하는 빈도제 장치.

#### 청구항 25

제 1기판 위에 분리층을 형성하는 단계:

상기 분리층 위에 절연막을 형성하는 단계:

상기 젊연막위에 발광소자를 형성하는 단계:

제 1집착충을 사용하여 싱기 발광소자 위에 고정기만을 부착하는 단계:

상기 제 1기판을 분리하기 위해 할로겐 불화물이 함유된 가스에 상기 분리층을 노출하여 상기 분리층을 제 거하는 단계: 및

제 2접착충율 사용하여 상기 절연막에 제 2기판을 부착하는 단계를 포함한 반도체 장치의 제작방법으로서.

상기 제 2기판이 제공된 칼라필터를 가지는 것을 특징으로 하는 반도체 장치의 제작방법.

# 청구항 26

세 25힘에 있어서, 삼기 제 1집착충이 풀리미드, 이크릴, 및 에쪽시수자로 구성된 군으로부터 선택된 물질 용 포함하는 것을 뽁장으로 하는 반도체 장치의 제작방법.

## 청구항 21

제 25항에 있어서, 상기 제 2접착충이 풀리미드, 이크릴, 및 에푹시수지로 구성된 군으로부터 선택된 물질 용 꼬함하는 것을 특징으로 하는 반도체 장치의 제작방법.

## 친구항 28

제 25항에 있어서, 상기 제 2기판이 불라스틱 기판이라는 것을 육장으로 하는 반도체 장치의 제작방법.

## 청구항 29

제 25항에 있어서, 상기 분리층이 실리콘을 포함하는 막이라는 것을 특징으로 하는 반도체 장치의 제작방법.

## 청구항 30

제 1기판 위에 분리총을 형성하는 단계:

상기 분리층 위에 질연막을 형성하는 단계:

상기 절연막 위에 액티보충, 게이트절연막, 및 게이토전국을 형성하는 단계:

상기 게이트전국을 덮도록 하기 위해 제 1중간 절연막을 향성하는 단계:

상기 제 1중간 절연막 위에 배선 및 화소전극을 형성하는 단계:

밀봉제를 사용하여 상기 제 1기핀 위에 대향전국이 제공된 고정기판을 부착하는 단계:

상기 화소전국 및 상기 대함전국사이에 액정을 주입하는 단계;

상기 제 1기판을 분리하기 위해 할로겐 불화물이 힘유된 가스에 상기 분리총을 노출하여 상기 분리총을 제

거하는 단계: 및

접착총을 사용하여 상기 절연막에 제 2기판을 부착하는 단계를 포함한 반도체 장치의 제작방법으로서.

상기 제 2기판이 제공된 칼라팔터를 가지는 것을 뿌장으로 하는 반도체 장치의 제작방법.

청구항 31

제 30항에 있어서, 상기 접착층이 풀리미드, 아크릴, 및 에쪽시수지로 구성된 군으로부터 선택된 물질을 포함하는 것을 특징으로 하는 반도채 장치의 제작방법.

청구항 32

제 30항에 있어서, 상기 킬러필터가 상기 제 2기판의 측면에서 보여지는 상기 액티브층과 함께 배열되는 것을 특징으로 하는 반도체 장치의 제작방법.

청구항 33

제 30항에 있어서. 상기 맥티브층과 함께 배열되는 상기 칼라필터가 적색칼라필터라는 것을 특징으로 하는 반도체 장치의 제작방법.

청구항 34

제 30항에 있어서, 상기 제 2기판이 플라스틱 기판이라는 것을 특징으로 하는 반도체 장치의 제작방법.

청구항 35


제 30항에 있어서, 상기 고정기판이 투광성 기판이라는 것을 뽁장으로 하는 반도체 장치의 제작방법.

정구항 36


제 30항에 있어서, 상기 분리층이 실리콘을 포함하는 막이라는 것을 뽁장으로 하는 반도체 장치의 제작방법.

55 25


£91




£212





£ 543





35-18














В




도연10






£811




35-25





35-26

# 도면13




£214







£915

В











35-30


도연17




35-31



£219




£*€120* 



35-33

£ 221



5. C. 22

